STORAGE CONTROLLER, DATA STORAGE SYSTEM CONTAINING IT AND DOUBLE-PAIR SUPPRESSION METHOD

Publication number: JP8305500

Publication date:

1996-11-22

Inventor:

JIEIMUZU RINKAAN ISUKIYAN; ROBAATO FUREDERITSUKU KEEN; UIRIAMU FURANKU MITSUKA; ROBAATO UEZURII SHIYOMURAA

Applicant:

IBM

Classification:

- international:

G06F12/16; G06F3/06; G06F11/20; G06F12/08;

G06F12/16; G06F3/06; G06F11/20; G06F12/08; (IPC1-

7): G06F3/06; G06F12/08; G06F12/16

- european:

G06F11/20L4M10

Application number: JP19960088562 19960410 Priority number(s): US19950424930 19950419


Report a data error here

Also published as:

ત્રો US5692155 (A1)

Abstract of JP8305500

PROBLEM TO BE SOLVED: To provide a data storage system for suppressing plural double pairs across a single or plural storage subsystems like an atomic. SOLUTION: A double pair is suppressed so that data can be maintained on their secondary DASD 7 in a sequence matching sequence. A host processor generates a record to be written in a primary DASD 4 of the double pair and record update. A storage controller instructs the copy of the record and the record update to the secondary DASD 7 of the double pair. The sequence compatibility can be maintained in the secondary DASD 7 by suppressing the double pair. During the suppression of the double pair, progressing writing I/O is also completed to the primary DASD. The storage controller generates a long busy signal for the following writing request for rejecting the following writing I/O from the host processor. During the suppression of the double pair due to the change of the recording, an application instructs the storage controller to mark the physical address of the primary DASD to be updated between the suppressing time and a resetting time.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-305500

(43)公開日 平成8年(1996)11月22日

(51) Int.Cl.6	識別記号	庁内整理番号	FI			ŧ	技術表示箇所
G06F 3/06	3 0 4		G06F	3/06	304 F	7	
					3 0 4 N	Л	
12/08	3 1 0	7623-5B	1	2/08	3 1 0 2	Z	
12/16	3 1 0	7623 – 5 B	1	12/16		Л	
			審査請求	未請求	請求項の数15	OL	(全 20 頁)
(21)出願番号	特願平8-88562		(71)出願人	出願人 390009531			
				インター	-ナショナル・ヒ	!ジネス	く・マシーン
(22)出願日	平成8年(1996)4月10日			ズ・コーポレイション			
				INTI	ERNATION	IAL	BUSIN
(31)優先権主張番号	424930			ESS MASCHINES CORPO			
(32)優先日	1995年4月19日			RATION			
(33)優先権主張国 米国(US)				アメリカ合衆国10504、ニューヨーク州			
				アーモンク (番地なし)			
			(72)発明者	ジェイムズ・リンカーン・イスキヤン			
•				アメリカ合衆国アリゾナ州、ツーソン、エ			
				ヌ・ストーンハウス・プレイス 5190			
			(74)代理人	理人 弁理士 合田 潔 (外2名)			


最終頁に続く

(54) 【発明の名称】 記憶制御装置、それを含むデータ記憶システムおよび二重ペア抑止方法

(57)【要約】 (修正有)

【課題】単一又は多数の記憶サブシステムに跨る多数の 二重ペアをアトミックに抑止するデータ記憶システムを 提供する。

【解決手段】二重ペアは、それらの二次DASD上にデータがシーケンス整合した順序で維持されるように抑止される。ホスト・プロセッサは二重ペアの一次DASDに書き込まれるベきレコード及びレコード更新を発生する。記憶制御装置は二重ペアの二次DASDにレコード及びレコード更新の複写を指示する。シーケンス整合性は二重ペアを抑止することにより二次DASDにおいて維持される。二重ペアの静止は、進行中の書込みI/Oも一次DASDに対して完了する。記憶制御装置は、その後の書込みリクエストに対して長いビジー信号を生じることによってホスト・プロセッサからのその後の書込みI/Oも閉め出す。レコーディングの変更による二重ペアの抑止は、アプリケーションが、抑止する時間との間に更新する一次DASDの物理的アドレスをマークするよう記憶制御装置に指示する。



【特許請求の範囲】

【請求項1】レコード及びレコード更新を書き込むこと 及びバックアップの目的で前記レコード及びレコード更 新を複写することができるデータ記憶システムにおい て、前記データ記憶システムはレコード及びレコード更 新を発生するアプリケーションを走らせるホスト・プロ セッサと、一次データ記憶装置及び二次データ記憶装置 を有する第1二重ペアと、一次データ記憶装置及び二次 データ記憶装置を有する第2二重ペアと、前記ホスト・ プロセッサと前記第1二重ペア及び第2二重ペアの前記 10 一次データ記憶装置との間に接続された記憶制御装置と を含み、レコード及びレコード更新の複写が進行中であ る時に第1及び第2二重ペアを抑止するための方法にし て

1

前記アプリケーションから前記第1二重ペアの一次データ記憶装置への将来のレコード及びレコード更新の書込みを禁止するために前記ホスト・プロセッサからの初期静止コマンドに応答して前記記憶制御装置によって前記第1二重ペアを静止させるステップと、

前記アプリケーションから前記第2二重ペアの一次データ記憶装置への将来のレコード及びレコード更新の書込みを禁止するために及びシーケンス整合した順序における前記第1及び第2二重ペアの前記二次データ記憶装置に複写されたレコード及びレコード更新を同期化するために前記ホスト・プロセッサからのその後の静止コマンドに応答して前記記憶制御装置によって前記第1二重ペアを静止させるステップと、

前記アプリケーションから前記第1及び第2二重ペアの 一次データ記憶装置に送られたレコード及びレコード更 新を前記第1及び第2二重ペアの二次データ記憶装置に 30 前記記憶制御装置によって複写することを禁止するため に、前記記憶制御装置が前記ホスト・プロセッサから抑 止コマンドを受けることによって前記第1及び第2二重 ペアを抑止するステップと、

前記第1及び第2二重ペアが抑止されること及びその後のレコード及びレコード更新が前記第1及び第2二重ペアの前記二次データ記憶装置に前記レコードを複写することなく前記第1及び第2二重ペアを前記一次データ記憶装置に書込み可能であることを前記記憶制御装置によって前記アプリケーションに信号するステップと、を含む方法。

【請求項2】前記静止させるステップは前記アプリケーションから前記二重ペアの一次データ記憶装置へのレコード及びレコード更新のその後の書込みを禁止するための長いビジー信号を前記記憶制御装置から前記ホスト・プロセッサに発生するステップを含むことを特徴とする請求項1に記載の方法。

【請求項3】前記記憶制御装置は、前記二重ペアが再設 定される場合、前記ホスト・プロセッサから前記一次デ ータ記憶装置に転送されたその後のレコード及びレコー 50 ド更新が前記二次データ記憶装置へのその後の複写のためにマークされないように前記二重ペアを終了させることを特徴とする請求項1に記載の方法。

【請求項4】前記記憶制御装置は、前記二重ペアが再設定される場合、前記レコード及びレコード更新が前記二次データ記憶装置に複写されるように、前記二重ペアの抑止の後に前記ホスト・プロセッサから前記一次データ記憶装置に転送されたレコード及びレコード更新をマークすることを特徴とする請求項1に記載の方法。

(請求項5) レコード及びレコード更新を第1及び第2 二重ペアに複写することができるデータ処理システムに おいてレコード及びレコード更新の複写が進行中である 時に各二重ペアを抑止するための記憶制御装置にして、 前記データ記憶システムはアプリケーションを走らせる ホスト・プロセッサを含み、前記第1及び第2二重ペア の各々は一次データ記憶装置及び二次データ記憶装置を 有し、前記記憶制御装置はホスト・プロセッサと前記第 1及び第2二重ペアの前記一次データ記憶装置との間に 接続され、前記アプリケーションはレコード及びレコード 度新を発生し及び静止二重ペア・コマンド及び抑止二 重ペア・コマンドを発生し、前記一次データ記憶装置は 前記レコード及びレコード更新を記憶し、前記二次データ記憶装置は前記レコード及びレコード更新の複写を記 憶するものにおいて、

前記ホスト・プロセッサと前記第1及び第2二重ペアとの間のレコード及びレコード更新を指示するための記憶 装置パスであって、前記アプリケーションからの前記静 止二重ペア・コマンドに応答して前記第1及び第2二重 ペアを静止させ、前記レコード及びレコード更新が前記 の二重ペアの各々における前記二次データ記憶装置の各々 に複写され且つシーケンス整合順序で同期化されるよう に前記アプリケーションからの前記抑止二重ペア・コマ ンドに応答して前記第1及び第2二重ペアを抑止する記 憶装置パスと、

前記記憶装置パスに接続され、前記二重ペアの二次データ記憶装置に複写されるべき前記レコード及びレコード 更新を記憶するためのメモリと、

を含む記憶制御装置。

【請求項6】前記メモリはキャッシュ・メモリであることを特徴とする請求項5に記載の記憶制御装置。

【請求項7】レコード及びレコード更新をシーケンス整合した順序で記憶するための不揮発性記憶装置(NVS)を含み、前記レコード及びレコード更新はその後前記二重ペアの二次データ記憶装置に複写されることを特徴とする請求項5に記載の記憶制御装置。

【請求項8】前記二重ペアが抑止される時、前記レコード更新を受ける前記二重ペアと関連した物理的アドレスをマークするために前記NVSにおけるピットマップを含み、前記レコード更新は前記二重ペアが抑止されている時に前記一次データ記憶装置に書き込まれ、一旦前記

二重ペアが再設定されると前記二次データ記憶装置に複写されることを特徴とする請求項7に記載の記憶制御装置。

【請求項9】前記記憶装置パスは、前記ホスト・プロセッサから前記二重ペアの一次データ記憶装置に現在書き込まれている前記レコード更新が完了することを可能にするために、及びその後のレコード更新が前記ホスト・プロセッサから前記二重ペアの一次データ記憶装置に書き込まれることを禁止するために、前記静止二重ペア・コマンドに応答して長いビジー信号を前記ホスト・プロ 10セッサに発生することを特徴とする請求項5に記載の記憶制御装置。

【請求項10】複数個のレコード更新を発生するアプリケーションを走らせ、及び静止二重ペア・コマンド及び抑止二重ペア・コマンドを発生するホスト・プロセッサと、

前記ホスト・プロセッサに接続されたチャネルと、

各々が一次データ記憶装置及び二次データ記憶装置を有する第1及び第2二重ペアであって、前記一次データ記憶装置の各々は複数個のレコード更新を記憶し、前記二次データ記憶装置の各々は前記複数個のレコード更新の複写を記憶するものと、

前記チャネルによって前記ホスト・プロセッサに接続され、更に、前記第1及び第2二重ペアの一次データ記憶 装置の各々に接続された記憶制御装置と、

を含み、前記記憶制御装置は、

前記ホスト・プロセッサから転送された複数個のレコード更新を最初に記憶するためのメモリと、

前記チャネルと前記一次データ記憶装置の各々との間に 接続された記憶装置パスと、

を含み、

前記メモリは前記記憶装置パスに接続されること、及び 前記記憶装置パスは前記ホスト・プロセッサと前記一次 データ記憶装置の間で前記メモリを介して前記複数個の レコード更新の移動を指示し、前記ホスト・プロセッサ から前記静止二重ペア・コマンド及び前記抑止二重ペア ・コマンドを受け取り、前記複数個のレコード更新をシ ーケンス整合した順序で同期化するために前記複数個の レコード更新の複写を前記二次データ記憶装置に転送す ること、

を特徴とするデータ記憶システム。

【請求項11】前記記憶制御装置におけるメモリはキャッシュ・メモリであることを特徴とする請求項10に記載のデータ記憶システム。

【請求項12】前記記憶制御装置において前記記憶装置パスに接続された不揮発性記憶装置(NVS)を含み、前記NVSはレコード及びレコード更新をシーケンス整合した順序で記憶すること及び前記レコード及びレコード更新は前記二重ペアの二次データ記憶装置に複写されることを特徴とする請求項10に記載のデータ記憶シス 50

テム。

【請求項13】前記二重ペアの各々の各二次データ記憶装置は前記一次データ記憶装置の各々に対して遠隔の二次サイトに置かれること、及び前記二次サイトは前記一次サイトにおける前記記憶制御装置から前記レコード及びレコード更新を受けるための及び前記各二次データ記憶装置に接続された記憶制御装置を含むことを特徴とする請求項10に記載のデータ記憶システム。

【請求項14】前記二重ペアの各々における前記各二次 データ記憶装置は前記一次データ記憶装置の各々に対し て遠隔の二次サイトに置かれること、及び前記二次サイ トはホスト・プロセッサと、

前記ホスト・プロセッサに接続されたチャネルと、

前記チャネルによって前記ホスト・プロセッサに接続され、更に前記各二次データ記憶装置に接続された記憶制 御装置と、

を含むことを特徴とする請求項10に記載のデータ記憶 システム。

【請求項15】前記記憶制御装置における前記記憶装置パスは、前記ホスト・プロセッサから前記二重ペアの一次データ記憶装置に現在書き込まれている前記レコード更新が完了することを可能にするために、及びその後のレコード更新が前記ホスト・プロセッサから前記二重ペアの一次データ記憶装置に書き込まれることを禁止するために、前記静止二重ペア・コマンドに応答して長いビジー信号を前記ホスト・プロセッサに発生することを特徴とする請求項10に記載のデータ記憶システム。

【発明の詳細な説明】

[0001]

30 【発明の属する技術分野】本発明は、概して云えば、データ記憶技法に関するものであり、更に詳しく云えば、多数の装置又は装置サブシステムにまたがる二重複写オペレーション或いは遠隔二重複写オペレーションをアトミックに抑止するためのシステムに関するものである。 【0002】

【従来の技術】データ処理システムは、処理データと関連して、一般に、大量のデータを記憶する必要がある。そのデータは、効果的にアクセスされ、修正され、そして再記憶され得るものである。データ記憶装置を提供するために、幾つかの異なるレベルに或いは階層的に分割される。第1レベルの又は最高レベルのデータ記憶装置は、通常、動的又は静的ランダム・アクセス・メモリ(DRAM又はSRAM)と呼ばれる電子的メモリを包含する。電子的メモリは、数百万パイトのデータが各回路上に記憶可能であり且つそのようなデータ・パイトへのアクセスがナノ秒単位で測定されるという半導体集積回路の形式を取る。その電子的メモリは、アクセスが全体的に電子的であるので、データに対する最速のアクセスを与える。

40

5

【0003】第2レベルのデータ記憶装置は、通常、直 接アクセス記憶装置 (DASD) を包含する。DASD は、例えば、データのビットを形成する「1」又は 「0」を表すためのディスク表面におけるミクロン単位 の大きさの磁気的に又は光学的に変更されたスポットと してデータのビットを記憶する磁気的又は光学的ディス クより成る。磁気的DASDは、残留磁気材料でもって 被覆された1つ又は複数個のディスクを有する。それら のディスクは、保護された環境内で回転可能に装着され る。各ディスクは、多くの同心円トラック、即ち、密接 10 した間隔の円に分けられる。データは、各トラックに沿 ってビット毎に順次に記憶される。ハード・ディスク・ アセンブリ (HDA) として知られたアクセス機構は、 一般に、1つ又は複数個の読取り/書込みヘッドを有 し、ディスクがそれらの読取り/書込みヘッドを通って 回転する時、トラックを横切って移動してそれらのディ スクの表面との間でデータを転送するように各DASD に設けられる。DASDは数ギガバイトのデータを記憶 することができ、そのようなデータへのアクセスは一般 にミリ秒単位(電子的メモリよりも数桁の大きさで遅 い)で測定される。DASDに記憶されたデータへのア クセスは、ディスク及びHDAを所望のデータ記憶ロケ ーションに物理的に位置づける必要があるために遅くな

【0004】第3レベル、即ち低レベルのデータ記憶装 置はテープ・ライブラリ、又はテープ及びDASDライ ブラリを含む。データに対するアクセスはライブラリで はずっと遅くなる。それは、ロボットがその必要なデー 夕記憶媒体を選択し及びロードする必要があるためであ る。利点は、非常に大きいデータ記憶容量、例えば、テ ラバイトのデータ記憶のためにコストが減少することで ある。テープ記憶装置はバックアップ目的で使用される ことが多い。即ち、第2レベルの階層に記憶されたデー タは磁気テープにおいて保護するために複写される。テ ープ又はライブラリに記憶されたデータへのアクセス は、現在、秒単位のレベルである。

【0005】パックアップ・データを複写させること は、多くのビジネスにとって必須のことである。それ は、ビジネスにとってデータ喪失が大災害になり得るた めである。一次記憶レベルで失われたデータを回復する ために必要な時間も重要な回復の考察事項である。テー プ又はライブラリ・バックアップにおける速度の改良は 二重複写を含んでいる。二重複写の一例は追加のDAS Dを設けて、データがその追加のDASDに書き込まれ るようにする (ミラーリングとも呼ばれる)。 そこで、 一次DASDが故障すると、二次DASDがデータに関 して頼みにされる。この方法の欠点は、必要なDASD の数が2倍になることである。

【0006】2倍の記憶装置を設ける必要性を克服する もう1つのデータ・バックアップ方法は、低価格ディス 50

クの冗長配列 (RAID) 構成またはディスク・アレイ にデータを書き込むことに関連する。この場合、データ は、それが多くのDASDの間で配分されるように書き 込まれる。1つのDASDだけが障害を生じた場合、失 われたデータは残りのデータ及びエラー訂正手順を使用 することによって回復可能である。現在、幾つかの異な るRAID構成が利用可能である。

【0007】前述のバックアップ解決法は、一般には、 記憶装置又は媒体が障害を生じた場合にデータを回復さ せるには十分である。これらのバックアップ方法は装置 の障害に対しては有用である。それは、二次データが一 次データのミラーであるためである。即ち、二次データ は一次データと同じポリューム通し番号(VOLSE R) を有する。一方、システム障害回復は、ミラーされ た二次データを使用して得ることはできない。従って、 システム全体或いはその場所を破壊するような災害、例 えば、地震、火事、爆発、台風等が発生した場合、デー 夕を回復するためには更なる保護が必要である。災害回 復は、データの二次複写が一次データから離れたロケー ションに保管されることを必要とする。災害保護を行う 既知の方法は、日毎又は週毎をベースにデータをテープ にバックアップすることである。そこで、そのテープは 搬送手段によって取り上げられ、通常、一次データ・ロ ケーションから数キロメートル離れた安全な保管領域に 持って行かれる。このバックアップ方法では、バックア ップ・データを検索するのに数日を必要とするという問 題、及び数時間又は数日分のデータが失われ或いは不良 化している間に、保管ロケーションが同じ災害によって 破壊されることがあるという問題が提起されている。わ ずかに改良されたバックアップ法は、毎晩、データをバ ックアップ・ロケーションに搬送するものである。これ は、更に離れたロケーションにデータを記憶することを 可能にする。バックアップが二重複写法におけるように 継続的には生じないため、バックアップとバックアップ との間に或データが失われることがある。従って、ユー ザにとっては許容し得ないかなりの量のデータが失われ ることがある。

【0008】 更に最近紹介されたデータ災害回復法は遠 隔二重複写を含む。その方法では、データは遠く離れて バックアップされるのみならず、連続的に(同期的に、 或いは非同期的に)もバックアップされる。1つのホス ト・プロセッサから他のホスト・プロセッサに、或い は、1つの記憶制御装置から他の記憶制御装置に、或い はそれらの組合せでその二重化されたデータをコミュニ ケートするためには、そのプロセスを実現するためのか なりの量の制御データが必要である。しかし、高いオー バヘッドは一次サイトの処理を維持するために二次サイ トを損なうことがあり、従って、災害が発生した場合、 二次サイトが一次サイトを回復させることができるとい う能力に影響することがある。

【0009】二重複写は、DASDサプシステムにおい て二重ペアを形成する一次ボリューム及び二次ボリュー ムを必然的に伴う。DASDサブシステムにおける複写 動作は、その複写されたボリュームに対するI/Oコマ ンドによって制御される。そのような【/〇コマンド は、二重ペアを設定又は抑止するために、或いは二重ペ アのステータスを待ち行列化するために装置毎の制御を 行う。しかし、装置毎の制御がすべての災害回復アプリ ケーションにとって十分であるわけではない。二次ロケ ーションにおける複写されたデータは、その複写された 10 データが元のデータと時間的整合(順次整合)している 限り使用可能である。歴史的には、I/Oコマンドはデ ータを複写する間そのシステムを停止させることによっ てそのような整合性を確保し、従って、データに対する 更なる更新が生じなかったことを保証した。この方法に 対する改良はTO又は同時複写として知られ、それはシ ステムが停止している時間を減少させるが、依然として 抑止が必要であった。

【0010】実時間二重複写、例えば、拡張遠隔複写 (XRC) 又は同格(ピアツーピア)通信遠隔複写(P PRC) は、それらの複写が災害回復にとって使用可能 であるように二次ポリュームにまたがる時間的整合性を 保証する。しかし、もう一度云うが、一次システムの抑 止は装置毎の制御にとって必要なことである。これらの 抑止は或システムおいては受け入れ難い崩壊を生じさせ る。XRCシステムは、ソフトウエア制御のデータ・ム ーバを介した解決法を与える。その場合、二次装置が部 分的に複写オペレーションの非同期的性質によって時間 整合するように、単一のコマンドがセッションを停止さ せる。このデータ・ムーバの解決法は、データをボリュ 30 ーム毎に同期的に複写する二重複写又はPPRCバック アップ環境においては利用し得ない。各ポリュームは如 何なる他のポリュームからも独立した複写であるが、一 組のボリュームにおけるデータが論理的に従属すること はあり得る。

【0011】従って、必要なことは、一組の独立した装置に対する複写動作のシーケンス整合の抑止を、システム・オペレーション抑止を必要とすることなく、システム・オペレーションにおける最小の遅延でもって生じさせることができる災害回復システムである。

[0012]

【発明が解決しようとする課題】本発明の目的は、同期 的二重複写記憶システムにおいて多数の装置をアトミッ クに制御するための改良された設計及び方法を提供する ことにある。

【0013】本発明のもう1つの目的は、二次データ記憶装置におけるデータの論理的従属性を維持しながら、システム・オペレーションを抑止することなく多数の同期的二重ペアを静止させるための改良された方法及びシステムを提供することにある。

[0014]

【課題を解決するための手段】本発明の第1実施例によれば、レコード及びレコード更新の複写が進行中である間、第1及び第2二重ペアを抑止するための方法が与えられる。その方法を実行するためのデータ記憶システムは、レコード及びレコード更新を生じさせるアプリケーションを実行するホスト・プロセッサを含む。第1二重ペアは一次データ記憶装置及び二次データ記憶装置を含み、一方、第2二重ペアも一次データ記憶装置及び二次データ記憶装置を含む。ホスト・プロセッサと第1及び第2二重ペアの一次データ記憶装置との間には記憶制などによりで第2二重ペアの一次データ記憶装置においてアプリケーションから第1二重ペアの一次データ記憶装置へのその後のレコード及びレコード更新の書込みを禁止することによって第1二重ペアを静止させる。

8

【0015】又、その方法は、記憶制御装置においてホ スト・プロセッサからのその後の静止コマンドに応答し てアプリケーションから第2二重ペアの一次データ記憶 装置へのその後のレコード及びレコード更新の書込みを 禁止することによって第2二重ペアを静止させる。これ は、シーケンス整合した順序で第1及び第2二重ペアの 二次データ記憶装置に複写されたレコード及びレコード 更新を調整する。そこで、第1及び第2二重ペアはホス ト・プロセッサから抑止コマンドを受けた後に記憶制御 装置によって抑止され、複写動作は禁止される。そこ で、記憶制御装置は、第1及び第2二重ペアが抑止され そして二次データ記憶装置にレコードを複写することな くその後のレコード及びレコード更新が一次データ記憶 装置に書き込まれる。しかし、二重ペアは最初に静止さ せられたので、すべての二次データ記憶装置が特定の時 点においてアプリケーションに関してシーケンス整合す る。

【0016】本発明のもう1つの実施例では、レコード及びレコード更新を第1及び第2二重ペアに複写するための、及びレコード及びレコード更新の複写が進行中である間、各二重ペアを抑止するための記憶制御装置がデータ記憶システムに設けられる。データ記憶システムは、アプリケーションを実行するホスト・プロセッサを各み、各二重ペアは、更に一次データ記憶装置及び二次データ記憶装置を含む。記憶制御装置はホスト・プロセッサと各一次データ記憶装置との間に結合される。アプリケーションはレコード及びレコード更新を発生し、静止二重ペア・コマンド及び抑止二重ペア・コマンドを発生する。レコード及びレコード更新は一次記憶装置に記憶され、一方、それらの各複写は二次記憶装置に記憶され、一方、それらの各複写は二次記憶装置に記憶される。

【0017】記憶制御装置における記憶装置パスは、ホスト・プロセッサと第1及び第2二重ペアとの間のレコード及びレコード更新を指示する。更に、記憶装置パス

(6)

20

は、アプリケーションからの静止二重ペア・コマンドに 応答して第1及び第2二重ペアを静止させる。レコード 及びレコード更新が各二次データ記憶装置に複写され且 つシーケンス整合した順序で同期化されるように、アプ リケーションからの抑止二重ペア・コマンドに応答して 第1及び第2二重ペアが記憶装置パスによって抑止され る。二重ペアの前記二次データ記憶装置に複写されるペ きレコード及びレコード更新を最初に記憶するためのメ モリが設けられる。

[0018]

【発明の実施の形態】代表的なデータ処理システムは、 データを計算及び操作するための、例えば、少なくとも 1つの I B M 3 9 9 0 記憶制御機構を接続されたデータ 機能記憶管理サプシステム/多重仮想システム(DFS MS/MVS)ソフトウエアを実行するためのIBMシ ステム/370或いは I BMシステム/390のような ホスト・プロセッサの形式を取るものでよい。一般に、 記憶制御装置はメモリ・コントローラ及びそれに組み込 まれた1つ又は複数個のキャッシュ・メモリ・タイプを 含む。記憶制御装置は、更に、IBM3380又は33 90のような直接アクセス記憶装置(DASD)のグル ープに接続される。ホスト・プロセッサは大きな計算力 を与えるけれども、記憶制御装置は効率的に転送するた めに、ステージ/デステージするために、変換するため に、及び一般に大きなデータ・ベースをアクセスするた めに必要な機能を与える。

【0019】データ記憶システムにおいてデータを保護 する1つの形式は1つのDASDのデータを他のDAS D上にバックアップすることである。 データ・バックア ップを行うためのこの手順は、一般に、二重複写と呼ば 30 れる。データは一次DASDに記憶され、二次DASD に複写される。それらの一次及び二次DASDは二重ペ アを形成する。二重複写二重ペアの一次及び二次装置は 別個の装置ストリングにグループ分け可能であるが、そ れらは同じ記憶制御装置に接続されなければならない。 その同じ記憶制御装置に接続される要件のために、二重 複写は、データ・バックアップのための受け入れ可能な 方法であるが、それは災害回復システムにとって実施可 能ではない。

【0020】一般的なデータ処理システムに対する災害 回復保護は、一次DASDに記憶された一次データが二 次又は遠隔ロケーションにバックアップされることを必 要とする。一次及び二次ロケーションを分ける距離はユ ーザにとって受け入れ可能なリスクのレベルに依存し、 数キロメートルから数千キロメートルまで変わり得るも のである。二次又は遠隔ロケーションは、パックアップ ・データの複写を行うことに加えて、一次システムがデ ィスエーブルされた場合に一次システムに対する処理を 引き継ぐのに十分なシステム情報も持たなければならな

において一次及び二次DASDストリングの両方にはデ ータを書き込まないために、部分的には当然である。代 わりに、一次データが一次記憶制御装置に接続された一 次DASDストリング上に記憶され、一方、二次データ が二次記憶制御装置に接続された二次DASDストリン グ上に記憶される。

10

【0021】二次サイトは一次サイトから十分に離れて いなければならないのみならず、一次データを実時間で バックアップできなければならない。一次データが或最 10 小の遅延で更新される時、二次サイトは一次データをバ ックアップする必要がある。更に、二次サイトは、一次 サイトで走っていてデータ又は更新を発生するアプリケ ーション・プログラム (例えば、IMS、DB2) に関 係なく、一次データをバックアップしなければならな い。二次サイトで必要とされる困難なタスクは、二次デ ータが順序整合していなければならないことである。即 ち、二次データは一次データと同じ順次順序(順次整 合)で複写される。それはかなりのシステム考察を必要 とする。順次整合性は、多数の記憶制御装置(その各々 がデータ処理システムにおける多数のDASDを制御す る) の存在によって複雑にされる。 順次整合がない場 合、一次データと整合しない二次データがその結果とし て生じ、従って災害回復を不良化するであろう。

【0022】遠隔のデータ二重化は2つの一般的なカテ ゴリ、即ち、同期的なもの及び非同期的なものに分けら れる。同期的遠隔複写は、一次データを二次ロケーショ ンに送ること、及び一次DASD入出力(I/O)オペ レーションを終了する(一次ホストにチャネル終了(C E) 及び装置終了(DE)を与える)前にそのようなデ ータの受信を確認することを含む。従って、二次的確認 を待っている間、同期的複写は一次DASDのI/O応 答時間を遅らせる。一次 I / O 応答遅延は一次システム と二次システムとの間の距離に比例して増加する(遠隔 距離を数十キロメートルに制限する要因)。しかし、同 期的複写は、比較的わずかなシステム・オーバヘッドで もって二次サイトにおいて整合したデータを順次に与え

【0023】非同期的遠隔複写は、データが二次サイト において確認される前に一次DASDのI/Oオペレー ションが完了する(一次ホストにチャネル終了(CE) 及び装置終了(DE)を与える)ので、一次アプリケー ション・システムのより良いパフォーマンスを与える。 従って、一次DASDのI/〇応答時間は二次サイトま での距離に依存せず、二次サイトは一次サイトから数千 キロメートルも離れていてもよい。しかし、二次サイト で受信されるデータは一次更新の順序ではないことがよ くあるので、データ・シーケンスの整合性を確実にする ためには大量のシステム・オーバヘッドが必要である。 一次サイトにおける障害は、一次ロケーションと二次ロ

い。これは、単一の記憶制御装置が一次及び二次サイト *50* ケーションとの間で伝送中であったデータが失われると

(7)

11

いう結果を生じることがある。

【0024】(a) 非同期的遠隔複写

非同期的遠隔データのシャドウィングは、一次サイトと 二次サイトを大きな距離によって隔てることによって1 つの災害が一次サイト及び二次サイトの両方を不良化さ せる確率を減少させる必要がある時、或いは一次アプリ ケーション・パフォーマンスのインパクトを最小にする 必要がある時に使用される。一次サイト及び二次サイト の間の距離が地球を横切って延びることができる時、多 数の一次サブシステムの背後の多数の二次サブシステム 10 までの多数のDASDポリュームにまたがる書込み更新 の同期化は更にかなり複雑になる。レコード書込み更新 は、二次記憶装置サブシステムにおけるシャドウィング のために一次記憶制御装置から一次データ・ムーバを介 して二次データ・ムーバまで配送可能であるが、それら の間で送られる制御データの量は最小にされなければな らない。それは、幾つかの記憶制御装置の背後における 多数のDASDポリュームにまたがって一次システムで 生じるように、幾つかの記憶制御装置にまたがって二次 システムにおいて正確な順序のレコード書込み更新を再 20 構成することが依然としてできることを必要とする。

【0025】(b)同期的遠隔複写

災害回復のための同期的実時間遠隔複写は、複写された DASDポリュームがセットを形成することを必要とす る。そのようなセットの形成は、更に、各セットを構成 するボリューム(VOLSER)及び一次サイトの等価 物を識別するための十分な量のシステム情報が二次サイ トに与えられることを必要とする。重要なこととして、 二次サイトは一次サイトと共に「二重ペア」を形成し、 二次サイトは、1つ又は複数個のポリュームがそのセッ トと同期していない時、即ち、「障害ある二重」が生じ た時を認識しなければならない。接続障害は、非同期的 遠隔複写における接続障害よりも同期的遠隔複写におけ る接続障害の方がずっと可視的である。それは、代わり のパスが再試行される間、一次DASD I/Oが遅れ るためである。一次サイトは、二次サイトに対する更新 が待ち行列化される時、その一次サイトが継続すること を可能にするために複写を中止又は抑止することができ る。二次サイトを示すために一次サイトがそのような更 新をマークすることは同期しない。二次サイトを一次サ イトとの同期外れにする例外条件を認識することは、二 次サイトが災害回復のためにいつでも使用可能であるた めには必要である。エラー状態及び回復アクションは二 次サイトを一次サイトと不整合にしてはならない。

【0026】しかし、二次DASDが存在し且つアクセ ス可能である時に二次サイトと一次サイトとの間の接続 を維持することはデータ内容の同期状態を保証するもの ではない。二次サイトは、多くの理由で一次サイトとの 同期状態を緩めることが可能である。二重ペアが形成さ

12

特開平8-305500

初期データ複写が完了する時に同期に達する。一次サイ トは、それが更新されたデータを二次サイトに書き込む ことができない場合に二重ペアを解くことが可能であ り、その場合、一次サイトは、更新アプリケーションが 継続するように、抑止二重ペア状態の下で一次DASD に更新を書き込む。従って、一次サイトは露出状態で、 即ち、二重ペアが回復するまで現在の災害保護複写なし で実行しようとする。二重ペアを回復する時、二次サイ トは直ちには同期しない。未決の更新を適用した後、二 次サイトは同期に戻る。一次サイトは、そのポリューム に対する抑止コマンドを一次DASDに発生することに よって二次サイトに同期を失わせることもできる。二次 サイトは、抑止コマンドが終了し、二重ペアが再設定さ れ、未決の更新が複写された後に一次サイトと再同期す る。オンライン保守は同期化を失わせることもできる。 【0027】二次ボリュームが一次ボリュームと同期し ていない時、二次ポリュームは二次システム回復及び一 次アプリケーションのリザンプションに対して使用可能 ではない。二次サイトにおける同期外れのポリューム は、そのように識別されなければならず、二次サイト回 復引継手順は、アプリケーション・アクセスを否定する (ポリューム・オフラインを強制するか、或いはそれら のVOLSERを変更する)ための同期外れポリューム を識別する必要がある。二次サイトは、一次サイトのホ ストがアクセス不能である任意の時間に一次サイトを回 復させるよう要求可能であり、従って、二次サイトは、 すべてのポリュームの同期状態に関するすべての関連情 報を必要とする。二次記憶制御装置である二次記憶装置 サプシステムは、一次サイトに一次サイト遭遇の例外に よる同期化をプレークさせるすべての条件を決定するこ とはできない。例えば、二次サイトが知らない一次 I/ Oパス又はリンクの障害のために一次サイトが二次ピア

【0028】同期外れの二重ペア・ボリュームが存在す ることを、外部コミュニケーションが二次サイトに知ら せることがある。これは、ユーザ・システム管理機能を 使用することによって実現可能である。一次 I / Oオペ レーションはチャネル終了/装置終了/ユニット・チェ ック (CE/DE/UC) 状態でもって終了し、センス データはそのエラーの性質を表す。この形式のI/O 構成によって、エラー回復プログラム(ERP)はその エラーを処理し、I/Oが終了したことを一次アプリケ ーションに知らせる前に適当メッセージを二次プロセッ サに送る。そこで、ユーザは、ERPが二重ペア・メッ セージを抑止したことを認識してその情報を二次ロケー ションに確保するように応答可能である。二次サイトが れる時、二次サイトは、先ず、同期外れとなり、そして 50 一次サイトの場所で動作的になることに依存する時、始

をアクセスすることができない場合、一次サイトは二重

ペアをプレークすることが可能である。この場合、二重 ペアがプレークされることを一次サイトが表す時、二次

サイトは同期状態を示す。

動手順は二次DASDオンラインを二次ホストに与える。その場合、二次DASDサブシステムに記憶された同期ステータスは、同期外れポリュームがアブリケーション割当てのためのオンラインにされないことを保証するために検索される。すべてのERP抑止二重ペア・メッセージとマージされたこの同期ステータスは二次同期外れポリュームの完全な画像を与える。

【0029】図1を参照すると、一次サイト14及び二 次サイト15を有する災害回復システム10が示され る。この場合、二次サイト15は、例えば、一次サイト 14から20キロメートル離れて位置している。一次サ イト14は一次ホスト・プロセッサ1を含み、それはそ こで走るアプリケーション及びシステムI/O及びエラ 一回復プログラム2(以後、I/O&ERP2と呼ぶ) を有する。一次プロセッサ1は、例えば、DFSMS/ MVSオペレーティング・ソフトウエアで走るIBMエ ンタープライズ・システム/9000 (ES/900 0) プロセッサでよく、そこで走る幾つかのアプリケー ション・プログラムを持つものでよい。一次記憶制御装 置3、例えば、IBM3990モデル6記憶制御機構 は、チャネル12を介して一次プロセッサ12に接続さ れる。その分野では知られているように、幾つかのその ような記憶制御装置3が一次プロセッサ1に接続可能で あり、或いは、幾つかの一次プロセッサ1が一次記憶制 御装置3に接続可能である。一次DASD4、例えば、 IBM3390DASDは一次記憶制御装置3に接続さ れる。幾つかの一次DASD4が一次記憶制御装置3に 接続可能である。一次記憶制御装置3及びそれに接続さ れた一次DASD4は一次サブ記憶システムを形成す る。更に、一次記憶制御装置3及び一次DASD4は単 一の統合ユニットであってもよい。

【0030】二次サイト15は二次ホスト・プロセッサ 5、例えば、IBM ES/9000を含み、それはチ ャネル13を介して二次記憶制御装置6、例えば、IB M3990モデル6に接続される。更に、DASD7が その記憶制御装置6に接続される。一次プロセッサ1は 少なくとも1つのホスト間コミュニケーション・リンク 11、例えば、チャネル・リンク又は電話T1/T3ラ イン・リンク等によって二次プロセッサ5に接続され る。一次プロセッサ1は、例えば、多数のエンタープラ 40 イズ・システム接続(ESCOM)リンク9による二次 記憶制御装置6との直接接続を持つようにしてもよい。 その結果、 I / O & E R P 2 は、必要に応じて二次記憶 制御装置6とコミュニケートすることができる。一次記 憶制御装置3は多数の同格通信リンク8、例えば、多数 のESCOMリンクを介して二次記憶制御装置6とコミ ュニケートする。

【0031】書込みI/Oオペレーションが一次プロセ ニケートすることができない。ステップ211においッサ1において走るアプリケーション・プログラムによ て、一次記憶制御装置3はI/OステータスCE/DEって実行される時、そのI/Oオペレーションが成功裏 50 /UCを一次プロセッサ1に戻す。I/O&ERP2は

14

に完了したことを表すハードウエア・ステータスのチャ ネル終了/装置終了 (CE/DE) が与えられる。一次 プロセッサ1のオペレーティング・システム・ソフトウ エアは、I/Oオペレーションの成功した完了時にアプ リケーションに書込みI/Oオペレーションの成功をマ ークし、従って、アプリケーション・プログラムが、成 功裏に完了した第1の又は前の書込みI/Oオペレーシ ョンに従属した次の書込みI/Oオペレーションに継続 することを許容する。一方、その書込みI/Oオペレー ションが不成功であった場合、チャネル終了/装置終了 10 /ユニット・チェック(以後、CE/DE/UCと呼 ぶ) の I / Oステータスが一次プロセッサ1のオペレー ティング・システム・ソフトウエアに与えられる。ユニ ット・チェックを与えると、I/O&ERP2は、障害 のあったI/Oオペレーションの性質に関する特殊セン ス情報を一次記憶制御装置3から得る制御を行う。或ボ リュームに特有のエラーが生じた場合、そのエラーに関 連した特有のステータスが 1/0&ERP 2 に与えられ る。しかる後、1/0&ERP2は、一次記憶制御装置 3及び二次記憶制御装置6との間の、或いは、最悪の場 合には、一次プロセッサ1及び二次プロセッサ5との間 のデータ整合性を維持するために新しい同格通信同期エ ラー回復を行うことができる。

【0032】図2を参照すると、エラー回復手順が示される。図2において、ステップ201は、一次プロセッサ1において走るアプリケーション・プログラムがデータ更新を一次記憶制御装置3に送ることを含む。ステップ203において、そのデータ更新は二次記憶制御装置6にシャドウされる。ステップ205において、一次サイト及び二次サイトが同期しているかどうかを決定するために、二重ペア・ステータスが手ェックされる。その二重ペア・ステータスが同期状態にある場合、一次プロセッサ1においてそこで走るアプリケーション・プログラムを介して処理が継続する間、ステップ207において、データ更新が二次DASD7に書き込まれる。

【0033】二重ペアが「障害」状態にある場合、ステップ209において、一次記憶制御装置3は、その二重ペアが抑止したこと或いは障害を生じたことを一次プロセッサ1に知らせる。その二重ペアは、コミュニケーション・リンク8を介した一次記憶制御装置3及び二次記憶制御装置6の間のコミュニケーション障害のために「障害」となることがある。それとは別に、二重ペアは一次サブシステム或いは二次サブシステムにおけるエラーのために「障害」となることがある。その障害がコミュニケーション・リンク8にある場合、一次記憶制御装置3は、二次記憶制御装置6に直接にその障害をコミュニケートすることができない。ステップ211において、一次記憶制御装置3は1/OステータスCE/DE/UCを一次プロセッサ1に戻す。1/O&ERP2は

特開平8-305500

15

アプリケーション・プログラムを静止させ、従って、書 込み I / Oオペレーションをリクエストするアプリケー ションに制御を戻す前に、エラー回復及びデータ整合性 のために、ステップ213において、一次プロセッサ1 の制御を行う。

【0034】図3を参照すると、記憶制御装置325、 例えば、IBM3990記憶制御機構は、例えば、デー タ機能記憶管理サプシステム/多重仮想システム(DF SMS/MVS) を走らせる IBMシステム/370或 いは I B M エンタープライズ・システム/9000 (E 10 S/9000) プロセッサのようなホスト・プロセッサ 310を含むデータ処理システムに接続されるものとし て更に詳細に示される。記憶制御装置325は、更に、 IBM3380又は3390DASDのような直接アク セス記憶装置(DASD) 375に接続される。記憶サ プシステムは記憶制御装置325及びDASD375に よって形成される。その記憶サプシステムは、コミュニ ケーション・リンク321を介してホスト・プロセッサ 310に接続される。そのコミュニケーション・リンク 321は、ホスト・プロセッサ310のチャネル320 に及び記憶制御装置325のポートA-D、E-Hに接 続する。コミュニケーション・リンク321は、並列又 は直列リンク、例えば、エンタープライズ・システム接 続(ESCOM) 直列ファイバ光学リンクであってもよ 41

【0035】記憶制御装置325は二重クラスタ36 0、361を含む。その二重クラスタ360、361は 別々の電源(図示されていない)を有し、更に、コミュ ニケーション・インターフェースを与えるためのポート A-D、E-H330を含む。不揮発性記憶装置(NV M) 370及びキャッシュ345の両方が一時的データ 記憶装置に与えられ、クラスタ360、361の両方に アクセス可能である。記憶装置パス0-3 340がD ASD375への必要なパスを与える。重要製品データ がVPD395及び396に維持される。記憶制御装置 325と同様の記憶制御装置が米国特許第5,051,8 87号に開示されている。

【0036】図4は記憶制御装置の記憶装置パス401 を更に詳細に示す。前に図3に示されたように、記憶制 御装置は4つの記憶装置パスを有し、各記憶装置パスは 他の3つと同じである。従って、1つの記憶装置パスだ けを詳細に説明することにする。記憶装置パス401は 上部のチャネル・ポート430によって8×2スイッチ 402に接続され、下部の装置ポート432によって複 数個のDASDに接続される。記憶装置パス401は、 そのパス内で生じるすべてのオペレーションを制御する マイクロプロセッサ410を含む。マイクロプロセッサ 410は、ホスト・プロセッサから受け取ったチャネル ・コマンドを翻訳することができ、接続されたDASD を制御することもできる。マイクロプロセッサ410

16

は、外部サポート機構を通して制御メモリ又は制御記憶 装置 (図示されていない) にロードされたマイクロ命令 を実行する。

【0037】図4には、共用制御アレイ (SCA) 43 4も示される。SCA434はその記憶制御装置の4つ の記憶装置パスすべてによって共用される情報を含む。 記憶装置パス401における各マイクロプロセッサ41 0は共用の情報を得るためにSCA434をアクセスす る。一般的な共用の情報は、4つの記憶装置パスすべて のマイクロプロセッサにより使用される外部レジスタ、 装置ステータス、及びチャネル再接続データを含む。

【0038】記憶装置パス401はポート・アダプタ (PA) 412を含み、そのポート・アダプタはキャッ シュ420、不揮発性記憶装置(NVM)422、及び 自動データ転送(ADT)バッファの間でデータを転送 するためのデータ・パス及び制御ラインを与える。その ADTバッファはADT回路414及び速度変更バッフ ァ416より成る。速度変更バッファ416は、そのD ASDのデータ転送速度及びチャネルに対するホスト・ プロセッサのデータ転送速度の間の差を補償する。一般 に、データ処理システムでは、チャネルと記憶制御装置 との間のデータ転送速度、又はチャネル転送速度は、D ASDと記憶制御装置との間のデータ転送速度又はDA SD転送速度よりもずっと高い。

【0039】ポート・アダプタ412は上位キャッシュ ・ポート424及び下位キャッシュ・ポート426を使 用してキャッシュ420、NVS422、及びADTバ ッファ(414、416より成る)の間のデータ・パス を与える。これらの2つのポートは、キャッシュ420 に関連する2つの同時転送を可能にする。例えば、下位 キャッシュ・ポート426を使用してデータがDASD からキャッシュ420に転送されるのと同時に、上位キ ャッシュ・ポート424を使用してデータがキャッシュ 420からチャネルに転送可能である。データ転送はマ イクロプロセッサ410によって開始され、そしてそれ が一旦開始されると、完了するまでマイクロプロセッサ の介入なしにADT回路414によって制御される。

【0040】記憶装置パス401は、直接DASDオペ レーション時に、又はキャッシュ・オペレーション時 に、又は高速書込みオペレーション時に、ホスト・プロ セッサから複数個のDASDの1つへのデータ・レコー ドの転送を指示する。直接DASDオペレーションは、 データの一時記憶のためにキャッシュ又はNVSを使用 することなく、ホスト・プロセッサと複数個のDASD の1つとの間のデータの転送を含む。この場合、記憶装 置パス401はADTバッファ414、416を使用し て、DASDへ転送するためのデータを一時的に記憶す る。

【0041】キャッシュ・オペレーション時に、記憶装 置パス401はデータをキャッシュ・メモリ420に記 50

憶し且つそのデータをDASDにブランチする。この場 合、そのデータは上部のチャネル・ポート430を使用 してADTバッファ414、416転送される。そこ で、データは、上位キャッシュ・ポート424を使用し TADTバッファ414、416からキャッシュ・メモ リ420に転送され、下部の装置ポート432を使用し てDASDに転送される。データは、それがDASDに プランチされた後、或時間的期間の間キャッシュ・メモ リ420に残っている。ホスト・プロセッサがデータ を、それが更新される前に読み取るようリクエストする *10* 場合、記憶装置パス401はそのデータをキャッシュ4 20から読み取るよう指示することができ、それによっ てデータ処理システムのパフォーマンスを向上させるこ とができる。

【0042】高速の書込みオペレーション時に、記憶装 置パス401は最初にデータをキャッシュ420及びN VS422に記憶する。そのデータは、その後、NVS 422からDASDにデステージされる。この高速書込 みの場合、データは上部のチャネル・ポート430を使 用してADTバッファ414、416に転送される。し かる後、データはADTバッファ414、416から上 位キャッシュ・ポート424を使用してキャッシュ42 0へ及び下位キャッシュ・ポート426を使用してNV S422へ転送される。キャッシュ・オペレーションの 時のように、ホスト・プロセッサがデータを、それが更 新される前に読み取るようリクエストされる場合、記憶 装置パス401はデータをキャッシュ420から読み取 るよう指示することができ、それによって、データ処理 システムのパフォーマンスを向上させることができる。

【0043】図5を参照すると、二重複写災害回復機能 30 及び遠隔二重複写災害回復機能の両方を実施できるデー 夕処理システムが示される。ホスト・プロセッサ50 1、例えば、IBM ES/9000は2つの記憶サブ システム502、503にコミュニケートする。記憶制 御装置510、例えば、IBM3990モデル3は、I BM3990のようなDASD512、514、51 6、522、524及び526に接続され、ホスト・プ ロセッサ501と同じ一次サイトに置かれた1つの記憶 サブシステム502を構成する。この記憶サブシステム 502は一次DASD512、514、及び516に書 40 かれたデータを、それぞれ二次DASD522、52 4、及び526上にバックアップする二重複写オペレー ションを遂行する。DASD512、522は1つの二 重ペアを形成する。同様に、2つの更なる二重ペアがD ASD514、524及びDASD516、526によ って形成される。

【0044】ホスト・プロセッサ501において走るア プリケーション・プログラムが記憶サブシステム502 に書き込まれるべきレコードを発生する時、ホスト・プ ロセッサ501は、先ず、そのレコードを記憶サブシス 50 の読取り、DASDへの書込み、及びデータの転送を必

テム502の記憶制御装置510に転送する。記憶制御 装置510は、そのレコードを受け取り、転送の成功を 信号するチャネル終了(CE)をホスト・プロセッサに 発生する。そこで、記憶制御装置510は、そのレコー ドを一次DASD512へ転送し、一次DASD512 へのレコードの書込みの成功を信号する装置終了(D E) をホスト・プロセッサ501に発生する。ホスト・ プロセッサ501は、今や、その後のレコードを一次D **ASD512、514、516の1つに書き込むか、或** いは前に書き込まれたデータを一次DASD512、5 14、516から読み取るという記憶サブシステム50 2に対する次のオペレーションを遂行することができ る。そこで、その記憶制御装置は、一次DASD512 に書き込まれたレコードの複写を二次DASD522に 転送し、そのレコードのバックアップ・バージョンを与 える。

18

【0045】ホスト・プロセッサ501は、記憶制御装 置530、例えば、IBM3990モデル6、及び幾つ かのDASD532、534、536、例えば、IBM 3390或いはIBM RAMACより成る他の記憶サ プシステム503に接続される。この記憶サプシステム 503は災害回復システムのための一次サイトを与え る。DASD532、534、536は二重ペアの一次 DASDとして働く。一次記憶サブシステム503は、 災害回復システムを完成するための第2の遠隔サイトに おける二次記憶サプシステム504に接続される。一次 記憶サプシステム503及び二次記憶サプシステム50 4の間の接続550は直接コミュニケーション・リン ク、例えば、エンタープライズ・システム接続(ESC OM) リンクを通して行われる。二次記憶サプシステム 504は、IBM3390或いはIBM RAMACの ような幾つかのDASD542、544、546に接続 された記憶制御装置540、例えば、IBM3990モ デル6より成る。二次記憶サブシステム504における DASD542、544、546は遠隔二重複写オペレ ーションに対する二次DASDとして働く。図5におけ る災害回復システムには、3つの二重ペアが示される。 DASD532、542は第1二重ペアを形成し、DA SD534、544は第2二重ペアを形成し、DASD 536、546は第3二重ペアを形成する。従って、例 えば、ホスト・プロセッサ501は一次記憶サブシステ ム503の記憶制御装置530を通して一次DASD5 32にレコードを書き込む。このレコードの複写は、そ の後、一次記憶制御装置530によって二次記憶制御装 置540に転送され、その二重ペアの二次DASD54 2に記憶される。

【0046】ホスト・プロセッサにおいて走るアプリケ ーションは記憶サプシステムにI/Oオペレーションを 発生する。I/Oオペレーションの例は、DASDから

要としないDASDに対する他のコマンドである。アプリケーションは、I/Oに無関係の他のI/Oオペレーションを条件としないI/Oオペレーションを条件とするI/Oオペレーションを条件とするI/Oオペレーションを発生することができる。従属したI/Oの例として、アプリケーションは、一次DASD532にレコードを書き込むことによって第1I/Oを発生し、しかる後、レコードを指示するインデックスを他の一次DASDに書き込むことによって第2I/Oを発生してもよい。第2I/Oは従属I/Oである。

【0047】従属 I/Oは、データ処理システムが多数 のサブシステムに跨って多数の二重ペアを抑止しようと する時に問題を生じることがある。その問題は、第2 I **/〇に対する二重ペア534、544が抑止される前に** レコードを指示するインデックスが二次DASD544 に複写されるが、そのレコードが二次DASD542に 複写される前に第1 I/Oに対する二重ペア532、5 42が抑止される場合に生じる。この例では、二次DA SDにおけるデータはシーケンス整合した順序で同期さ れない。レコードに対するインデックスは二次DASD 20 544に複写されているが、そのレコードは二次DAS D542に複写されてない。従って、多数の記憶サブシ ステムに跨って多数の二重ペアを抑止することは、第1 I/Oがそれの二重ペアの二次DASDに複写されない 場合、第2の従属したI/Oがそれの二重ペアの二次D ASDに複写できないことを必要とする。

【0048】図6を参照すると、二次装置におけるデー タがシーケンス整合した順序で同期したままであるよう に多数の二重ペアを抑止するための方法を説明する流れ 図が示される。ステップ610において、ホスト・プロ 30 セッサは特殊な二重ペアに対する静止二重ペア・コマン ドを記憶制御装置に発生する。記憶制御装置はそのコマ ンドを受け、その二重ペアを静止させる。二重ペアを静 止させることは、進行中の何れの現在のI/Oオペレー ションも完了することを可能にし、指定された二重ペア に対する如何なる将来のI/Oオペレーションも記憶制 御装置又はホスト・プロセッサにおいて待ち行列化され ないようにする。ステップ620は、更なる二重ペアが 静止される必要があるかどうかを決定する。それが肯定 される場合、ステップ610が更なる二重ペアの各々に 40 対して繰り返される。それが否定される場合、ステップ 630は、すべての二重ペアが静止させられそして二重 ペアの二次DASDにおけるデータがシーケンス整合し た順序で同期化されることを表す。二次DASDにおけ るシーケンス整合性を得る手順の詳細が図7に示され る。

【0049】ステップ640において、ホスト・プロセッサは指定された二重ペアに対する抑止二重ペア・コマンドを記憶制御装置に発生する。記憶制御装置はそのコマンドを受け取り、二重ペアを抑止する。その二重ペア 50

を抑止することは静止を解放し、一次システム・アプリ ケーションの読取り及び書込みが二重ペアの一次DAS Dに再開することを可能にする。一方、抑止された状態 は、これらの変化を二重ペアの二次DASDに複写する ことを妨げる。ホスト・プロセッサから一次DASDへ のその後の書込みオペレーションは記憶制御装置によっ て二次DASDに複写されない。代わりに、記憶制御装 置は、ホスト・プロセッサからのコマンドに応答して二 重ペアを終了させるか、或いはその後の書込みオペレー 10 ションの物理的DASDアドレス、即ち、特定の一次D ASDにおける物理的ロケーションをレコードすること ができる。二重ペアが終了する場合、その二重ペアが抑 止された後に一次DASDに書き込まれたレコードは、 その二重ペアがその後に再設定される時には二次DAS Dに複写されないであろう。しかし、二重ペアがレコー ディングの変更を抑止される場合、その二重ペアが抑止

された後に一次DASDに書き込まれたレコードは、そ

の二重ペアがその後に再設定される時、二次DASDに

複写されるであろう。

20

20 【0050】ステップ650は、更なる二重ペアが抑止される必要があるかどうかを決定する。それが肯定される場合、ステップ640が更なる二重ペアの各々に対して繰り返される。それが否定される場合、ステップ660は、すべての二重ペアが抑止されそしてその二重ペアの二次DASDにおけるデータがシーケンス整合順序で同期化されることを表し、ホスト・プロセッサにおけるアプリケーションが一次DASDを使用して走ろうとしていることを表す。

【0051】図7は、二重ペアを静止させるために取ら れるステップを表す流れ図を示す。ステップ710は、 ホスト・プロセッサからの静止二重ペア・コマンドが記 **憶制御装置において受信されたかどうかを決定する。そ** のようなコマンドが受信されなかった場合、静止二重ペ ア・プロセスは終了する。それが肯定された場合、記憶 制御装置は静止二重ペア・コマンドに応答してその指定 された二重ペアの一次DASDに特有な長いビジー・フ ラッグをセットする。ステップ720は、記憶制御装置 が、静止コマンドの前に開始し且つ現在進行中の二重ペ アに対する何れの書込みオペレーションを完了させるこ とを表す。ステップ730において、長いビジー・フラ ッグは、ホスト・プロセッサによる二重ペアへのその後 のI/Oリクエストに応答して、ホスト・プロセッサへ の長いビジー信号を生じるように記憶制御装置に指示す る。従って、その長いビジー信号は、長いビジー・オペ レーションが終了するまで、ホスト・プロセッサからの その後のI/Oオペレーションをホスト・プロセッサに おいて待ち行列化させる。この待ち行列化は記憶制御装 置においても生じ得るが、ホスト・プロセッサはよりよ い待ち行列プラットフォームを与える。

7 【0052】図6及び図7に示された方法は、図5の構

成を使用して説明可能である。ホスト・プロセッサ501は、記憶サブシステム503の一次DASD534に第1I/Oを書き込み、しかる後、記憶サブシステム503の一次DASD532に第2I/O、即ち、従属I/Oを書き込む。そこで、ホスト・プロセッサ501は、記憶サブシステム502、503、504における6つの二重ペアすべてに対して連続した静止二重ペア・コマンドを発生する。二重ペア534、544に対するその静止コマンドは、二重ペア532、542に対する静止コマンドの前に発生される必要はない。

【0053】二重ペア532、542が静止させる時、 二重ペア534、544に対する第1I/Oは次の3つ の可能な状態のうちのどれかにある。即ち、

- (1) そのI/Oは、一次DASD534及び二次DASD544の両方に対して完了可能である。
- (2) その I / Oは、記憶制御装置 5 1 0 によって長い ビジーに保持可能であり、従って、一次 DASD 5 3 4 或いは二次 DASD 5 4 4 に未だ転送可能ではない。
- (3) その I / Oは、一次 D A S D 5 3 4 に対して進行中であり、記憶制御装置 5 3 0 が長いビジーでもってそ 20 の後の I / Oを締め出す前に二次 D A S D 5 4 4 に対して完了可能である。

【0054】第1I/Oに対して状態2が生じた場合、二重ペア532、542に対する第2I/Oは、それが従属I/Oであり且つ第1I/Oの完了を条件とされないので発生されなかったであろう。従って、第1I/O及び第2I/O共、二重ペアを静止させる前に転送されないであろうし、二次DASD534及び542はシーケンス整合性を維持するであろう。

【0055】第1I/Oに対して状態1又は3の何れかが生じた場合、第2I/Oは第1I/Oと同様に次の3つの可能な状態のうちのどれかにある。即ち、

- (A) その I / Oは、一次 DASD 5 3 2 及び二次 DASD 5 4 2 の両方に対して完了可能である。
- (B) その I / Oは、記憶制御装置 5 3 0 によって長い ビジーに保持可能であり、従って、一次 DASD 5 3 2 或いは二次 DASD 5 4 2 には未だ転送可能ではない。
- (C) その I / Oは、一次 D A S D 5 3 2 に対して進行中であり、記憶制御装置 5 3 0 が長いビジーでもってその後の I / O を締め出す前に二次 D A S D 5 4 2 に対して完了可能である。

従属I/Oに対して状態Bが生じた場合、その従属I/Oはそれの静止コマンド前に二重ペア532、542に 転送されないが、第1I/Oはそれの静止コマンドの前 に二重ペア534、544に対して完了する。しかし、これは二次DASD544及び542においてシーケン ス整合性を維持する。

【0056】第1I/Oに対する状態1又は3と関連し ステップと、前記アプリケーションから前記第1及び第 て状態A又はCが従属I/Oに対して生じた場合、シー 2二重ペアの一次データ記憶装置に送られたレコード及 ケンス整合性が二次DASD544及び542において 50 びレコード更新を前記第1及び第2二重ペアの二次デー

維持される。何れの組合せにおいても、第1I/O及び 従属I/Oはそれぞれの二次DASD544及び542 に対して完了する。その状況は、従属I/Oがそれの二 次DASD542に複写され且つ第1I/Oがそれの二 次DASD544に複写されない場合には生じない。従 って、二次DASDは同期化され、一次DASDが更新 されたシーケンスと整合した順序で維持される。

22

【0057】この例は同期的遠隔複写構成における二重ペアを扱ったけれども、その方法はサブシステム501 0のような二重複写構成における二重ペアにも、及び遠隔複写構成或いは二重複写構成における多数の記憶制御装置にまたがる二重ペアにも適用する。

【0058】本発明をその好適な実施例に関連して詳しく示し且つ説明したけれども、本発明の精神及び技術範囲を逸脱することなく、形式及び詳細における種々の変更を行うことが可能であることは当業者には明らかなことであろう。例えば、レコード更新のフォーマットは決定的なものではなく、そのようなフォーマットはCKD、ECKD、固定ブロックアーキテクチャ(FBA)等であってもよい。更に、記憶装置はDASD装置に限定されることを意味するものではない。

【0059】まとめとして、本発明の構成に関して以下の事項を開示する。

(1) レコード及びレコード更新を書き込むこと及びバ ックアップの目的で前記レコード及びレコード更新を複 写することができるデータ記憶システムにおいて、前記 データ記憶システムはレコード及びレコード更新を発生 するアプリケーションを走らせるホスト・プロセッサ と、一次データ記憶装置及び二次データ記憶装置を有す る第1二重ペアと、一次データ記憶装置及び二次データ 記憶装置を有する第2二重ペアと、前記ホスト・プロセ ッサと前記第1二重ペア及び第2二重ペアの前記一次デ ータ記憶装置との間に接続された記憶制御装置とを含 み、レコード及びレコード更新の複写が進行中である時 に第1及び第2二重ペアを抑止するための方法にして、 前記アプリケーションから前記第1二重ペアの一次デー 夕記憶装置への将来のレコード及びレコード更新の書込 みを禁止するために前記ホスト・プロセッサからの初期 静止コマンドに応答して前記記憶制御装置によって前記 第1二重ペアを静止させるステップと、前記アプリケー 40 ションから前記第2二重ペアの一次データ記憶装置への 将来のレコード及びレコード更新の書込みを禁止するた めに及びシーケンス整合した順序における前記第1及び 第2二重ペアの前記二次データ記憶装置に複写されたレ コード及びレコード更新を同期化するために前記ホスト ・プロセッサからのその後の静止コマンドに応答して前 記記憶制御装置によって前記第1二重ペアを静止させる ステップと、前記アプリケーションから前記第1及び第 2二重ペアの一次データ記憶装置に送られたレコード及

(13)

23

夕記憶装置に前記記憶制御装置によって複写することを 禁止するために、前記記憶制御装置が前記ホスト・プロ セッサから抑止コマンドを受けることによって前記第1 及び第2二重ペアを抑止するステップと、前記第1及び 第2二重ペアが抑止されること及びその後のレコード及 びレコード更新が前記第1及び第2二重ペアの前記二次 データ記憶装置に前記レコードを複写することなく前記 第1及び第2二重ペアを前記一次データ記憶装置に書込 み可能であることを前記記憶制御装置によって前記アプ リケーションに信号するステップと、を含む方法。

- (2) 前記静止させるステップは前記アプリケーション から前記二重ペアの一次データ記憶装置へのレコード及 びレコード更新のその後の書込みを禁止するための長い ビジー信号を前記記憶制御装置から前記ホスト・プロセッサに発生するステップを含むことを特徴とする上記 (1) に記載の方法。
- (3) 前記記憶制御装置は、前記二重ペアが再設定される場合、前記ホスト・プロセッサから前記一次データ記憶装置に転送されたその後のレコード及びレコード更新が前記二次データ記憶装置へのその後の複写のためにマークされないように前記二重ペアを終了させることを特徴とする上記(1)に記載の方法。
- (4) 前記記憶制御装置は、前記二重ペアが再設定される場合、前記レコード及びレコード更新が前記二次データ記憶装置に複写されるように、前記二重ペアの抑止の後に前記ホスト・プロセッサから前記一次データ記憶装置に転送されたレコード及びレコード更新をマークすることを特徴とする上記(1)に記載の方法。
- (5) レコード及びレコード更新を第1及び第2二重ペ アに複写することができるデータ処理システムにおいて 30 レコード及びレコード更新の複写が進行中である時に各 二重ペアを抑止するための記憶制御装置にして、前記デ ータ記憶システムはアプリケーションを走らせるホスト ・プロセッサを含み、前記第1及び第2二重ペアの各々 は一次データ記憶装置及び二次データ記憶装置を有し、 前記記憶制御装置はホスト・プロセッサと前記第1及び 第2二重ペアの前記一次データ記憶装置との間に接続さ れ、前記アプリケーションはレコード及びレコード更新 を発生し及び静止二重ペア・コマンド及び抑止二重ペア ・コマンドを発生し、前記一次データ記憶装置は前記レ コード及びレコード更新を記憶し、前記二次データ記憶 装置は前記レコード及びレコード更新の複写を記憶する ものにおいて、前記ホスト・プロセッサと前記第1及び 第2二重ペアとの間のレコード及びレコード更新を指示 するための記憶装置パスであって、前記アプリケーショ ンからの前記静止二重ペア・コマンドに応答して前記第 1及び第2二重ペアを静止させ、前記レコード及びレコ ード更新が前記二重ペアの各々における前記二次データ 記憶装置の各々に複写され且つシーケンス整合順序で同 期化されるように前記アプリケーションからの前記抑止 50

二重ペア・コマンドに応答して前記第1及び第2二重ペアを抑止する記憶装置パスと、前記記憶装置パスに接続され、前記二重ペアの二次データ記憶装置に複写される

べき前記レコード及びレコード更新を記憶するためのメモリと、を含む記憶制御装置。

24

(6) 前記メモリはキャッシュ・メモリであることを特 徴とする上記 (5) に記載の記憶制御装置。

- (7) レコード及びレコード更新をシーケンス整合した 順序で記憶するための不揮発性記憶装置 (NVS) を含 10 み、前記レコード及びレコード更新はその後前記二重ペアの二次データ記憶装置に複写されることを特徴とする 上記 (5) に記載の記憶制御装置。
 - (8) 前記二重ペアが抑止される時、前記レコード更新を受ける前記二重ペアと関連した物理的アドレスをマークするために前記NVSにおけるビットマップを含み、前記レコード更新は前記二重ペアが抑止されている時に前記一次データ記憶装置に書き込まれ、一旦前記二重ペアが再設定されると前記二次データ記憶装置に複写されることを特徴とする上記(7)に記載の記憶制御装置。
- 20 (9) 前記記憶装置パスは、前記ホスト・プロセッサから前記二重ペアの一次データ記憶装置に現在書き込まれている前記レコード更新が完了することを可能にするために、及びその後のレコード更新が前記ホスト・プロセッサから前記二重ペアの一次データ記憶装置に書き込まれることを禁止するために、前記静止二重ペア・コマンドに応答して長いビジー信号を前記ホスト・プロセッサに発生することを特徴とする上記(5)に記載の記憶制御装置。
 - (10)複数個のレコード更新を発生するアプリケーシ ョンを走らせ、及び静止二重ペア・コマンド及び抑止二 重ペア・コマンドを発生するホスト・プロセッサと、前 記ホスト・プロセッサに接続されたチャネルと、各々が 一次データ記憶装置及び二次データ記憶装置を有する第 1及び第2二重ペアであって、前記一次データ記憶装置 の各々は複数個のレコード更新を記憶し、前記二次デー 夕記憶装置の各々は前記複数個のレコード更新の複写を 記憶するものと、前記チャネルによって前記ホスト・プ ロセッサに接続され、更に、前記第1及び第2二重ペア の一次データ記憶装置の各々に接続された記憶制御装置 と、を含み、前記記憶制御装置は、前記ホスト・プロセ ッサから転送された複数個のレコード更新を最初に記憶 するためのメモリと、前記チャネルと前記一次データ記 憶装置の各々との間に接続された記憶装置パスと、を含 み、前記メモリは前記記憶装置パスに接続されること、 及び前記記憶装置パスは前記ホスト・プロセッサと前記 一次データ記憶装置の間で前記メモリを介して前記複数 個のレコード更新の移動を指示し、前記ホスト・プロセ ッサから前記静止二重ペア・コマンド及び前記抑止二重 ペア・コマンドを受け取り、前記複数個のレコード更新 をシーケンス整合した順序で同期化するために前記複数

特開平8-305500

(14)

25 個のレコード更新の複写を前記二次データ記憶装置に転送すること、を特徴とするデータ記憶システム。

- (11) 前記記憶制御装置におけるメモリはキャッシュ・メモリであることを特徴とする上記(10) に記載のデータ記憶システム。
- (12)前記記憶制御装置において前記記憶装置パスに接続された不揮発性記憶装置(NVS)を含み、前記NVSはレコード及びレコード更新をシーケンス整合した順序で記憶すること及び前記レコード及びレコード更新は前記二重ペアの二次データ記憶装置に複写されること 10を特徴とする上記(10)に記載のデータ記憶システム。
- (13)前記二重ペアの各々の各二次データ記憶装置は前記一次データ記憶装置の各々に対して遠隔の二次サイトに置かれること、及び前記二次サイトは前記一次サイトにおける前記記憶制御装置から前記レコード及びレコード更新を受けるための及び前記各二次データ記憶装置に接続された記憶制御装置を含むことを特徴とする上記(10)に記載のデータ記憶システム。
- (14)前記二重ペアの各々における前記各二次データ 20 記憶装置は前記一次データ記憶装置の各々に対して遠隔 の二次サイトに置かれること、及び前記二次サイトはホスト・プロセッサと、前記ホスト・プロセッサに接続されたチャネルと、前記チャネルによって前記ホスト・プロセッサに接続され、更に前記各二次データ記憶装置に接続された記憶制御装置と、を含むことを特徴とする上記 (10)に記載のデータ記憶システム。
- (15) 前記記憶制御装置における前記記憶装置パスは、前記ホスト・プロセッサから前記二重ペアの一次デ

26


ータ記憶装置に現在書き込まれている前記レコード更新が完了することを可能にするために、及びその後のレコード更新が前記ホスト・プロセッサから前記二重ペアの一次データ記憶装置に書き込まれることを禁止するために、前記静止二重ペア・コマンドに応答して長いビジー信号を前記ホスト・プロセッサに発生することを特徴とする上記(10)に記載のデータ記憶システム。

【図面の簡単な説明】

- 【図1】同期的遠隔データ・シャドウ機能を持った災害 回復システムのブロック図である。
 - 【図2】図1の災害回復システムに従って同期的遠隔複写を行うためのフローチャートである。
 - 【図3】データ処理システムにおいて接続される記憶制 御装置を更に詳細に示すブロック図である。
 - 【図4】データ処理システムにおける記憶制御装置に接続された記憶装置パスを更に詳細に示すプロック図であ
 - 【図5】多数のデータ記憶装置サブシステムにまたがる 多数の二重ペアを示すブロック図である。
- ② 【図6】ホスト・アプリケーションから送られたすべてのデータが二次データ記憶装置において同期化されるように多数の二重ペアを抑止するための方法のフローチャートである。
 - 【図7】図6に示された方法の静止ステップを更に詳細 に示すフローチャートである。


【符号の説明】

- 10 災害回復システム
- 14 一次サイト
- 15 二次サイト



特開平8-305500

【図2】





特開平8-305500


(17)

【図3】

従来技術








(20)

特開平8-305500

【図7】



フロントページの続き

(72)発明者 ロバート・フレデリック・ケーン アメリカ合衆国アリゾナ州、ツーソン、イ ー・コレシコ・ストリート 8338 (72)発明者 ウィリアム・フランク・ミッカ アメリカ合衆国アリゾナ州、ツーソン、イ ー・ラエスパルダ 3921

(72)発明者 ロバート・ウェズリー・ショムラー アメリカ合衆国カリフォルニア州、モーガ ン・ヒル、パイドモント・コート 17015